VHDL-Synthese. Entwurf digitaler Schaltungen und Systeme

Vorwort

Vorwort zur 4. Auflage

Inhaltsverzeichnis

1 Einleitung und Übersicht

1.1 Motivation

1.2 Ziele und Organisation dieses Buches

1.3 Syntaxnotation

2 Synthese einfacher Schaltnetze

2.1 Entity, Architektur und Signale

2.2 Simulation von VHDL-Entwürfen

2.3 Schaltnetze mit Boole'schen Gleichungen

2.4 Synthese selektiver und bedingter Signalzuweisungen

2.5 Übungsaufgaben

3 Entwurf digitaler Funktionselemente mit Prozessen

3.1 Prozesse

3.2 Schaltnetze mit sequentiellen Anweisungen

3.3 Einfache Schaltwerke

3.4 Erzeugung von Latches

3.5 Vermeidbare Synthesefehler

3.6 RTL-Syntheserichtlinien

3.7 Übungsaufgaben

4 Tri-State- und Don't-Care- Modellierung

4.1 Die Datentypen std_ulogic und std_logic

4.2 Realisierung von Tri-State-Ausgangsstufen

4.3 Don't-Care-Werte als Ausgangssignal

4.4 Don't-Care-Werte als Eingangssignal

4.5 Konversion der Datentypen bit und bit_vector

4.6 Übungsaufgaben

5 Arithmetik und Synchronzähler

5.1 Arithmetik-Operatoren und zugehörige Datentypen

5.2 Komparator SN74xx85

5.3 Entwurf von Synchronzählern

5.4 Arithmetik mit den Datentypen signed und unsigned

5.5 Integer-Arithmetik

5.6 Hinweise zur Verwendung der Datentypen

5.7 Übungsaufgaben

6 Entwurf von Zustandsautomaten

6.1 Automatenvarianten

6.2 Moore-Automat für eine Impulsfolgenerkennung

6.3 Entwurfsbeispiel für einen Mealy-Automaten

6.4 VHDL-Syntaxvarianten

6.5 Zustandscodierung

6.6 Übungsaufgaben

7 Struktureller VHDL-Entwurf

7.1 Ziele und Methoden der Systempartitionierung

7.2 Struktureller Entwurf mit Komponenten

7.3 Blockstrukturierung in Architekturen

7.4 Strukturierung mit Unterprogrammen

7.5 Herstellerspezifische Komponenten und Komponentengeneratoren

7.6 Unterstützung durch Synthesewerkzeuge

7.7 Übungsaufgaben

8 Entwurf eines RISC-Prozessors

8.1 Spezifikation der Prozessorfunktionen

8.2 Prozessorarchitektur und -programmierung

8.3 VHDL-Realisierung

8.4 Entwurfsverifikation

8.5 FPGA-Implementierung

9 Modellierung digitaler Filter

9.1 FIR-Filter

9.2 IIR-Filter

9.3 FPGA-Entwurf mit Simulink

10 Anhang

10.1 VHDL-Codierungsempfehlungen

10.2 Checkliste zum VHDL-basierten Entwurf digitaler Systeme

10.3 Liste der VHDL-Schlüsselworte

10.4 Lösungen zu den Übungsaufgaben

11 VHDL-Syntaxübersicht und Bibliotheken

12 Literaturverzeichnis

13 Sachregister