Computer-Architektur - Modellierung, Entwicklung und Verifikation mit Verilog

Geleitwort des Herausgebers

Vorwort

Inhaltsverzeichnis

1 Einleitung

1.1 Überblick

2 Aufbau eines Rechners

2.1 Einführung in die Maschinensprache

2.2 Ein Simulator für den SRP

2.3 Ein Assembler für den SRP

2.4 Eine Methodik zur Entwicklung von Assembler-Programmen

2.5 Ein minimales

2.6 Ein symbolischer Assembler für den SRP

2.7 Unterprogramme

2.8 Erweiterung des Assemblers

2.9 Rekursive Unterprogramme

3 Aufbau eines Rechenwerks

3.1 Addition von Bits

3.2 Addition von natürlichen Zahlen

3.3 Felder von Instanzen

3.4 Multiplikation

3.5 Division mit Rest

3.6 Konstruktion einer ALU

3.7 Berechnung der ganzzahligen Quadrat-Wurzel

4 Sequentielle Schaltungen

4.1 Latches und Flip-Flops

4.2 Endliche Automaten

4.3 Verhaltensbasierte Schaltungsbeschreibung mit Verilog

4.4 Sequentielle Arithmetische Schaltungen

4.5 Parallelverarbeitung bei arithmetischen Schaltungen

5 Implementierung des SRP

5.1 Beschreibung der Schnittstelle

5.2 Spezifikation des Verhaltens

5.3 Verhaltensbasierte Implementierung

5.4 Erstellung des Daten-Pfads

6 Die IJVM

6.1 Einführung in IJVM- Assembler

6.2 Die Instruktionen der IJVM

6.3 Beispiel-Programme

6.4 Eine Grammatik für IJVM- Assembler

6.5 Debugging von IJVM-Assembler-Programmen

6.6 Multiplikation und Division in Assembler

7 Der Prozessor

7.1 Der Datenweg des Prozessors

7.2 Steuerung des Datenwegs

7.3 Taktung der Schaltung

7.4 Aufbau eines Steuer-Wortes

7.5 Implementierung der Mic-1 in Verilog

8 Mikro-Assembler

8.1 Implementierung der

8.2 Die Mikro-Assembler-Sprache

8.3 Ein einführendes Beispiel

8.4 Implementierung der Multiplikation in Mikro-Assembler

9 Fließkomma-Arithmetik

9.1 Motivation

9.2 Repräsentation von Fließkomma- Zahlen nach dem IEEE- Standard

9.3 Rundung nach IEEE 754

9.4 Implementierung der Fließkomma-Addition

9.5 Implementierung der Fließkomma-Multiplikation

Literaturverzeichnis

Index