Verilog - Modellbildung für Synthese und Verifikation

DIE Einführung in die international führende Hardware-Beschreibungssprache Verilog. Das Lehrbuch vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. 

Aus dem Inhalt: - Einführung: Geschichte der Sprache, Was sind HDLs, Vergleich Verilog/VHDL, Normung der Sprache durch IEEE als Verilog 2001 - Designmethoden für digitale Schaltungen, Implementierungstechniken (ASIC, FPGA etc.) - Verilog-Grundlagen: Primitive, Datentypen, Operatoren - Aufbau von Verilog-Modellen - Simulation von Schaltungsmodellen in Verilog, Signalgeneratoren und Testbenches - Strukturelle Modelle und Hierarchien - Verhaltensmodellierung mit Verilog - Zustandsautomaten und Datenpfadmodelle - Designbeispiele - Vergleich Verilog/VHDL - Cosimulation von gemischten Verilog/VHDL-Modellen - Anhänge Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. 

Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte.